Refine
Document Type
- Conference proceeding (273)
- Journal article (153)
- Book chapter (23)
- Book (22)
- Patent / Standard / Guidelines (15)
- Report (9)
- Doctoral Thesis (7)
- Working Paper (5)
- Anthology (2)
Is part of the Bibliography
- yes (509)
Institute
- Technik (509) (remove)
Publisher
- IEEE (141)
- VDE Verlag (42)
- Springer (34)
- Elsevier (25)
- Hochschule Ulm (12)
- Public Verlagsgesellschaft und Anzeigenagentur (11)
- Hochschule Reutlingen (9)
- Association for Computing Machinery (8)
- Hanser (7)
- MDPI (7)
In diesem Artikel wird ein neu entwickeltes Werkzeug zur Dimensionierung von Bonddrähten im ASIC-Entwurf vorgestellt. Die Berücksichtigung aller Einflussfaktoren erlaubt eine gegenüber Handrechnungen optimierte Auslegung der Bondanordnung. Dies ermöglicht zum einen die Absicherung gegen Degradationseffekte bis hin zum Durchbrennen und garantiert so die Zuverlässigkeit über die gesamte Lebensdauer. Zum anderen wird eine aus Zuverlässigkeitserwägungen resultierende Überdimensionierung vermieden.
Das Werkzeug erlaubt die Kalkulation aller für die Auslegung von Bonddrähten relevanten Parameter. Je nach Kontext der Aufgabenstellung lassen sich die Stromtragfähigkeit für Dauerstrom oder Pulsstrombelastung, kritische Temperaturen oder die maximale Bonddrahtlänge als Ausgabegrößen berechnen. Durch diese Flexibilität und die benutzerfreundliche Integration in eine industrielle Entwicklungsumgebung ist der „Bond-Rechner“ im gesamten Entwurfsverlauf einsetzbar und leistet wertvolle Hilfestellung von ersten Abschätzungen in frühen Entwurfsphasen bis hin zur abschließenden Verifikation.
Ein praktikables Mittel zur Erhöhung des Automatisierungsgrads im analogen IC-Entwurf ist die Verwendung parametrisierter Zellen. Diese sogenannten pCells werden eingesetzt, um determinierte Layouts automatisch zu erzeugen, und zwar in der Regel für einzelne Bauelemente wie Transistoren oder Dioden. Der vorliegende Beitrag zeigt die Potenziale eines erweiterten pCell-Konzepts, mit dem determinierte Layouts als auch Schaltpläne für ganze Schaltungsmodule automatisch generiert werden können. Als Beispiel wird eine solche Modul-pCell für analoge Stromspiegel beschrieben, die nicht nur die Dimensionierung der Einzeltransistoren, sondern auch verschiedene Transistortypen, beliebige Spiegelverhältnisse und sogar mehrere Topologien sowie weitere Freiheitsgrade implementiert. Das dadurch erzielte Maß an Flexibilität erlaubt es, die zahlreichen schaltungstechnischen Varianten im Analogbereich abzudecken, die ansonsten oftmals Hürden für Automatisierungsansätze darstellen.
Der Entwurf analoger integrierter Schaltkreise ist bis heute durch einen weitgehend manuellen Entwurfsstil mit anschließender Verifikation gekennzeichnet. Das Backend dieses Prozesses bildet der Layoutentwurf, der mit der SDL-Methode (schematic driven layout) durchgeführt und mit den Verifikationsschritten DRC und LVS abgeschlossen wird. Als Ziel wird i.a. in Analogie zu den im Digitalbereich existierenden Lösungen eine vollautomatische Layoutsynthese auch für Analogschaltungen angestrebt. Die hier vorgeschlagene neue Designmethodik hat nicht diese vielfach geforderte Layoutsynthese im Analogbereich zum Inhalt. Sie stellt vielmehr einen realistischeren - und aus Sicht des Autors vor allem notwendigen - Zwischenschritt dar. Die Kernaussage besteht darin, dass zunächst eine Methode bereitzustellen ist, bei der alle die Schaltungsfunktion beeinflussenden Randbedingungen (constraints) rechnergestützt prüfbar sein müssen. Erst auf dieser Basis wird es gelingen, in einem weiteren Schritt analoges Layout zu synthetisieren. Diese These wird aus einer Betrachtung der historischen Entwicklung der EDA-Werkzeuge hergeleitet. Die Extrapolation dieser Historie lässt eine Wegskizze für einen neuen "constraint-driven" Designflow erkennen, dessen Hauptvorteil in einer rechnergestützten Absicherung der Schaltungsfunktion besteht. Weitere mögliche neue Merkmale eines solchen Designflows werden diskutiert: Abkehr von den klassischen sequentiellen Designschritten wie Platzierung und Routing hin zu einer "kontinuierlichen" Layoutentstehung und neuartige Chancen für eine wesentlich verbesserte Wiederverwendbarkeit (reuse) von Layoutergebnissen durch die Nutzung höherer Abstraktionsebenen.
Die Spannungsversorgung elektronischer Steuergeräte im Automotive-Bereich wird zunehmend durch Schaltregler sichergestellt. Der SEPIC (Single Ended Primary Inductance Converter) besitzt die Eigenschaft, eine Spannung aufwärts wie auch abwärts wandeln zu können und könnte somit klassische Buck- und Boost-Wandler ablösen. Dieser Beitrag untersucht den SEPIC hinsichtlich Eignung für Automotive-Anwendungen. Dazu wurde eine Groß- sowie Kleinsignalanalyse am Wandler durchgeführt, mit geeigneten Simulationsmodellen nachgebildet und Messungen gegenüber gestellt. Der SEPIC zeigt als Hauptvorteile:
1. einen verzugsfreien Übergang zwischen Buck-/Boost Betrieb, 2. geringe Eingangswelligkeit, 3.DC-Kurzschlussfestigkeit. Auch hinsichtlich Wirkungsgrad und EMV-Verhalten stellt der SEPIC eine interessante Alternative dar. Der zwischen Ein- und Ausgang liegende Kondensator wird dauerhaft von einem Strom durchflossen, auf Basis der Effektivströme wird das damit verbundene Ausfallrisiko diskutiert.
A fast transient current-mode buckboost DC-DC converter for portable devices is presented. Running at 1 MHz the converter provides stable 3 V from a 2.7 V to 4.2 V Li-Ion battery. A small voltage under-/overshoot is achieved by fast transient techniques: (1) adaptive pulse skipping (APS) and (2) adaptive compensation capacitance (ACC). The proposed converter was implemented in a 0.25 μm CMOS technology. Load transient simulations confirm the effectiveness of APS and ACC. The improvement in voltage undershoot and response time at light-to-heavy load step (100 mA to 500 mA), are 17 % and 59 %, respectively, in boost mode and 40 % and 49 %, respectively, in buck mode. Similar results are achieved at heavy-to-light load step for overshoot and response time.
Das Gehör ist mehr als jedes andere Sinnesorgan für die menschliche Sprache und ihre Entwicklung verantwortlich und stellt auf kleinstem Raum ein anatomisch und physiologisch einzigartiges Gebilde dar. Es beeindruckt vor allem durch seinen großen Dynamikbereich.
Während im Bereich der Hörschwelle der eben hörbare Schalldruck etwa 20 μPa beträgt, können die Drucke und Amplituden bis zur Schmerzgrenze noch etwa zweimillionenfach gesteigert werden. Derartige physiologische Schalldrücke sind jedoch immer noch verschwindend klein gegenüber den ebenfalls auf das Ohr einwirkenden statischen Luftdruckschwankungen, wie sie beispielsweise beim Treppensteigen, Zug- bzw. Autofahren, Fliegen oder beim Naseputzen vorkommen. Zwar führen diese zu einer veränderten Wahrnehmung, jedoch nicht zu einer Schäadigung des Ohrs. Diese Fähigkeit, trotz großer statischer Druckschwankungen in der Umgebung, gleichzeitig winzige physiologische Schalldrücke wahrnehmen zu können, ist hauptsächlich in den nichtlinearen, viskoelastischen Eigenschaften der Gelenke und Bänder des Mittelohrs sowie des Trommelfells begründet.
Das Ziel dieser Arbeit ist es, dieses nichtlineare Verhalten des Mittelohrs bei großen Belastungen und großen Verschiebungen durch nichtlineare, räumliche Ersatzmodelle auf mechanischer Basis abzubilden. Zur Charakterisierung der nichtlinearen Eigenschaften der Gerhörknöchelchenkette werden statische und dynamische Messungen an humanen Felsenbeinen durchgeführt. Ein besonderes Augenmerk ist auf die Charakterisierung der nichtlinearen, viskoelastischen Eigenschaften des Ringbands, des Trommelfells, der Trommelfellsehne und der beiden Mittelohrgelenke gerichtet. Im Blick auf die klinische Praxis wird zum einen anhand von Messergebnissen das Schädigungsrisiko bei einer Stapeschirurgie diskutiert sowie die Auswirkungen von Vorspannungen im Mittelohrapparat am Beispiel des aktiven Implantats Carina untersucht.
Universelle OTA-Testbench
(2014)
Es wird eine universell einsetzbare Testbench zur Simulation von integrierten Schaltungen innerhalb der OTA-Schaltungsklasse (Operational Transconductance Amplifier; Transkonduktanzverstärker) vorgestellt. Transkonduktanzverstärker sind in der analogen Schaltungstechnik weit verbreitet und daher von großer Bedeutung. Sie treten sowohl als eigenständige Schaltungen innerhalb eines Chips, sowie als Bestandteil anderer Schaltungen (z.B. als erste und zweite Stufe von Operationsverstärkern) auf. Es kann davon ausgegangen werden, dass heute kaum ein analoger oder Mixed-Signal-Chip gefertigt wird, in dem keine Transkonduktanzverstärker verbaut sind. Die Entscheidungsfindung des Entwicklers bei der Auslegung eines OTAs beruht maßgeblich auf einer anwendungsspezifischen Simulation. Die Erstellung einer eigenen Testbench für jede Anwendung bedeutet allerdings einen hohen Zeitaufwand und erschwert den Vergleich der Simulationsergebnisse unterschiedlicher Schaltungsvarianten. Durch eine universelle Testbench kann zum einen der Zeitaufwand verringert werden, zum anderen können nun Simulationsergebnisse direkt miteinander verglichen werden. Hierdurch wird die Entscheidungsfindung des Entwicklers objektiviert und beschleunigt. Neben dem Vergleich unterschiedlicher Schaltungen innerhalb einer Technologie ist auch der Vergleich einer Schaltung in unterschiedlichen Technologien denkbar. Die Idee einer universell anwendbaren Testbench lässt sich auch auf andere analoge Schaltungsklassen anwenden und damit als Prinzip verallgemeinern.
Es wird das Ziel verfolgt, eine Möglichkeit für die sichere Wiederverwendbarkeit von Schaltungen aus der OTA-Schaltungsklasse bereitzustellen. Hierfür werden ausgewählte OTA-Schaltungstopologien für die "Copy-and-Paste"-Methode vorgestellt. Es wurde im industriellen Umfeld gezeigt, dass sie sich unter der Voraussetzung einer repräsentativen Topologieauswahl – vordimensioniert für den typischen Anwendungsbereich – schon in dieser Form für die Wiederverwendung eignen.
While digital IC design is highly automated, analog circuits are still handcrafted in a time-consuming, manual fashion today. This paper introduces a novel Parameterized Circuit Description Scheme (PCDS) for the development of procedural analog schematic generators as parameterized circuits. Circuit designers themselves can use PCDS to create circuit automatisms which capture valuable expert knowledge, offer full topological flexibility, and enhance the re-use of well-established topologies. The generic PCDS concept has been successfully implemented and employed to create parameterized circuits for a broad range of use cases. The achieved results demonstrate the efficiency of our PCDS approach and the potential of parameterized circuits to increase automation in circuit design, also to benefit physical design by promoting the common schematic-driven-layout flow, and to enhance the applicability of circuit synthesis approaches.
Mit der Verfügbarkeit leistungsfähiger Computer haben rechnergestützte Simulationsverfahren überall in Wissenschaft und Technik Einzug gehalten. Die modellbasierte Simulation als "virtuelles Experiment" stellt insbesondere im Entwurf technischer Systeme ein wirksames und längst unverzichtbares Hilfsmittel dar, um Entwicklungsergebnisse hinsichtlich gewünschter Eigenschaften abzusichern. Die Möglichkeiten heutiger Simulationsmethoden sind faszinierend, weshalb gerade Anfänger (aber nicht nur diese) der Gefahr ausgesetzt sind, deren Ergebnisse unkritisch zu übernehmen. Besondere Bedeutung kommt hier der Lehre zu. Neben der Anwendung der Simulationswerkzeuge ist es wichtig, den Studierenden auch deren theoretische Grundlagen nahe zu bringen und damit ihr Bewusstsein hinsichtlich der Grenzen der Simulation zu schärfen. Der Workshop der ASIM/GI-Fachgruppen "Simulation technischer Systeme" und "Grundlagen und Methoden in Modellbildung und Simulation" bringt Fachleute aus Wirtschaft und Wissenschaft zum Erfahrungsaustausch rund um die Simulation zusammen. Hierbei werden alle Aspekte von den Grundlagen über die Methoden bis hin zu Werkzeugen und Anwendungsbeispielen angesprochen.